IBM construyó el chip sub-1nm. Las fábricas para producirlo no existen aún

IBM construyó un chip de 0,7 nanómetros, por debajo del umbral de un nanómetro que la industria consideró inalcanzable en esta década. El prototipo integró cerca de 100 mil millones de transistores en el tamaño de una uña. La demostración fue real. La producción a escala industrial tardará al menos cinco años.

La arquitectura se llama nanostack y funciona de manera diferente a cualquier chip en producción hoy. El proceso de 2 nm de TSMC —el estándar más avanzado en fabricación masiva actualmente— organiza los transistores en una sola capa plana. IBM agregó una segunda: dos capas de transistores complementarios apiladas en vertical, cada una con tres nanoláminas de 15 átomos de grosor, desfasadas entre sí para simplificar el cableado entre niveles. Ese desfase es el detalle técnico que hace viable el diseño; sin él, las conexiones entre capas acumularían demasiados defectos.

La diferencia de rendimiento respecto al chip de 2 nm de IBM de 2021 es concreta: 50% más de cómputo con el mismo consumo, o 70% más de eficiencia energética para la misma carga de trabajo. La densidad de SRAM mejora 40%. Para los operadores de centros de datos de inteligencia artificial —que gastaron unos 300 mil millones de dólares en infraestructura de cómputo en 2025— ese 70% de ahorro energético cambia la economía de sus operaciones: menos gasto eléctrico, instalaciones más chicas y menor presión sobre las redes eléctricas de los países donde se instalan.

IBM trabajó con Lam Research, Tokyo Electron, SCREEN y ASML en las herramientas de fabricación requeridas. Ninguna de esas empresas anunció plazos de producción. La hoja de ruta de IBM apunta a la adopción comercial en un mínimo de cinco años; el análisis de MIT Technology Review extiende esa estimación a una década para el despliegue masivo. Las razones son técnicas: apilar transistores en dos capas multiplica los modos de fallo y el margen térmico es ajustado —todo lo que se construya en la segunda capa debe hacerse por debajo de los 400 °C, porque más temperatura daña las conexiones de la primera. A escala de investigación ese límite se puede cumplir. En una fábrica que produce miles de millones de chips al año, es el obstáculo que define si el avance de laboratorio se convierte en producto.

Lo que nanostack establece es que la densidad de transistores puede seguir duplicándose. La Ley de Moore no topó con una pared física. El camino sigue, solo que ahora va en vertical. Los primeros chips comerciales con esta densidad no se esperan antes de 2031.

Etiquetas: ASML, IBM, nanostack, semiconductors, TSMC